EDA技术是以计算机为工具已完成数字系统的逻辑综合、布局布线和设计建模等工作。电路设计者只必须已完成对系统功能的叙述，就可以由计算机软件展开系统处置，最后获得设计结果，并且改动设计方案如同改动软件一样便利。

利用EDA工具可以极大地提高设计效率。　　利用硬件描述语言编程来回应逻辑器件及系统硬件的功能和不道德，是EDA设计方法的一个最重要特征。

VHDL（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage，超高速集成电路硬件描述语言）是硬件描述语言的一种，对系统硬件的叙述功能很强而语法又比较简单。VHDL具备强劲的不道德叙述能力，设计者可以不懂硬件的结构，只需集中精力展开电子系统的设计和性能优化；具备便利的逻辑建模与调试功能，在设计早期就能按规定系统的功能，便利地较为各种方案的可行性及其好坏。目前，VHDL作为IEEE的工业标准硬件描述语言，获得众多EDA公司的反对，在电子工程领域早已沦为事实上标准化硬件描述语言。

　　本文使用VHDL作为工具叙述了自动售货机掌控模块的逻辑控制电路，并在FPGA上构建。该自动售货机需要根据投放硬币额度，按预计的拒绝在投放硬币小于规定值时送达饮料并找零。　　设计方案　　本文所设计的简陋自动售货机可销售矿泉水，假设每瓶1.5元。

另设两个投币孔，分别接管1元和5角两种硬币，两个输入口，分别输入出售的商品和找零。假设每次不能投放一枚1元或5角硬币，投放1元5角硬币后机器自动得出一瓶矿泉水；投放2元硬币后，在得出一瓶矿泉水的同时寻回一枚5角的硬币。

另外设置一废黜按钮，当废黜按钮按下时，自动售货机返回初始状态。　　开发软件搭配功能强大的Altera公司的近期可编程逻辑器件开发工具QuartusII8.0，构建芯片搭配Altera公司FLEX10K系列的EPF10K10LC84-4；首先在计算机上已完成程序设计、编译器及时序建模，然后将经过检验的设计文件iTunes到自由选择的可编程逻辑器件中，并在电子设计自动化实验系统中展开硬件仿真和测试。

　　状态机VHDL程序设计　　受限状态机FSM（FiniteStateMachine）及其设计技术是简单数字系统设计中构建高效率、低可信逻辑掌控的重要途径。传统的状态机设计方法须要展开繁复的状态分配、绘制状态表、修改次态方程等，而利用VHDL可以防止这些烦琐的过程，必要利用状态切换图展开状态机的叙述。此外，与VHDL的其他叙述方式比起，状态机的VHDL阐释非常丰富多样，程序层次分明，结构明晰，易读易懂；在排错、改动和模块重制方面也有其精辟的特点。

　　状态机有摩尔（Moore）型和米立（Mealy）型两种。Moore型状态机的输入信号只与当前状态有关；Mealy型状态机的输入信号不仅与当前状态有关，还与输出信号有关。

融合本文设计，由于输入仅有与状态有关，搭配了Moore型状态机设计自动售货机掌控模块，状态切换图如图1右图。　　　　图1自动售货机状态切换图　　1）状态定义：S0回应初态，S1回应投放5角硬币，S2回应投放1元硬币，S3回应投放1元5角硬币，S4回应投放2元硬币。　　2）输出信号：所取投币信号为输出逻辑变量，用两位的矢量state_inputs回应。state_inputs（0）回应投放1元硬币，state_inputs（1）回应投放5角硬币。

输出信号为1回应投放硬币，输出信号为0回应并未投放硬币。　　3）输入信号：得出矿泉水和找零为两个输入变量，用两位的矢量comb_outputs回应。

comb_outputs（0）回应输入货物，comb_outputs（1）回应去找5角零钱。输入信号为1回应输入货物或找零，输入信号为0回应不输入货物或不找零。

本文来源：ag真人官网平台-www.pygyzl.com